

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

Kor-  
docum-  
1993-18660  
(from IDS 8/13/02)

(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(51) Int. Cl.<sup>°</sup>

H01L 21/28

(11) 공개번호 특1993-0018660

(43) 공개일자 1993년 09월 22일

(21) 출원번호 특1993-0000764

(22) 출원일자 1993년 01월 21일

(30) 우선권주장 841,967 1992년 02월 26일 미국(US)

(71) 출원인 인터내셔널 비지네스 머신즈 코포레이션 존 디. 크레인

(72) 발명자 미합중국 뉴욕 10504 이온크

라지브 브이. 조쉬

미합중국 뉴욕 10598 요크타운 하이츠 파인브룩 코트 1418

제로미 제이. 쿠오모

미합중국 뉴욕 10540 린콜른데일 로벨 스트리트

호마즈다이어. 엠. 다말

미합중국 뉴욕 12547 밀튼 카셀 로드 16

루이스 엘. 슈

미합중국 뉴욕 12524 파쉬킬 크로스비 코트 7

(74) 대리인 김형세, 김영, 장성구

실시예 : 있음

(54) 반도체 디바이스, 라이너와 금속도선 및 배아 제조방법

요약

강성의 내마모성을 갖는 고용점 금속은 화학적-기계적 연마동안 긁히거나, 헹식되거나 잘 손상되지 않아, 고용점 금속으로 저저항성 금속 도선 또는 배아를 피복하면, 효과적으로 화학적-기계적 연마 기술을 사용할 수 있다. 저저항성 금속 또는 합금의 물리적 기상 침적(예를들면, 증착 또는 시준 스퍼터링)후에 고용점 금속의 화학기상 침적을 행하고 평탄화하면 양질의 도선과 배아를 만들 수 있다. 화학기상침적법에 의해 고용점 금속을 피복하는 동안 수화구소와 불화탄소텐의 비율 변경하면 텅스텐 피복층으로 유입되는 실리콘 양을 조절할 수가 있다. 시준 스퍼터링을 행하면 CVD 텅스텐 뿐만 아니라 구리계 금속피막에 대해 적절한 확산 장벽으로 되는 고용점 금속라이너(liner)를 유전체내 개구부에 만들 수 있다. 이상적으로는, 구리와 같이 빠르게 확산되는 금속에 대해 두 단계의 시준 스퍼터링 공정에 의해 라이너가 제공되는데, 이 공정에서는 저항성 침적이 현저하게 되는 비교적 낮은 진공압(예를들면 1m Torr이하)에서 첫번째 층을 형성하고, 산란성 침적이 현저하게 되는 비교적 높은 진공압(예를들면 1m Torr이상)에서 두번째 층을 형성한다. CVD 텅스텐과 같은 고용점 금속에 대해서는 고진공압에서 기존 스퍼터링을 하는 1단계 공정에 의해 라이너가 형성된다.

도면



본 발명은 반도체 기판 상에 형성된 유전체층과, 상기 유전체층의 표면과 동평면(coplanar)을 이루는 표면으로부터 상기 기판쪽으로 연장하는 상기 유전체층 내의 개구내에 위치하는 금속 피막을 포함하며, 상기 금속피막은 저저항성 금속 또는 합금과 이를 덮어싸는 고용점 금속 또는 합금으로 이루어지며, 상기 저저항 금속 또는 합금은 상기 개구의 바닥부분을 채우고, 상기 개구의 대향측면과 이격된 관개로 상기 유전체층의 상기 표면과 동평면상의 표면층을 향해 확장되어 갭 영역을 규정하며, 상기 고용점 금속 또는 합금은 상기 갭 영역내에서 상기 바닥부분 위와 상기 저저항성 금속 또는 합금의 상향 연장 측부를 사이에 위치하며, 상기 고용점 금속 또는 합금은 상기 유전체층과 동평면을 이루는 표면을 갖는 것을 특징으로 하는 반도체 디바이스.

#### 발명자

[발명의 명칭]

반도체 디바이스, 라이너와 금속도선 및 배선 제조방법

[도면의 간단한 설명]

제2a도 내지 제2e도는 본 발명의 변형 실시예를 보여주는 반도체 기판의 연속적인 단면도.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음

#### (5) 청구의 범위

청구항 1. 기판과, 상기 기판상에 위치하는 유전체층과, 상기 유전체층의 표면과 동평면(coplanar)을 이루는 표면으로부터 상기 기판쪽으로 연장하는 상기 유전체층 내의 개구내에 위치하는 금속 피막을 포함하며, 상기 금속피막은 저저항성 금속 또는 합금과 이를 덮어싸는 고용점 금속 또는 합금으로 이루어지며, 상기 저저항 금속 또는 합금은 상기 개구의 바닥부분을 채우고, 상기 개구의 대향측면과 이격된 관개로 상기 유전체층의 상기 표면과 동평면상의 표면층을 향해 확장되어 갭 영역을 규정하며, 상기 고용점 금속 또는 합금은 상기 갭 영역내에서 상기 바닥부분 위와 상기 저저항성 금속 또는 합금의 상향 연장 측부를 사이에 위치하며, 상기 고용점 금속 또는 합금은 상기 유전체층과 동평면을 이루는 표면을 갖는 것을 특징으로 하는 반도체 디바이스.

청구항 2. 제1항에 있어서, 상기 고용점 금속 또는 합금은 티타늄, 텅스텐, 탄탈 및 크롬과 이들의 합금, 도전성 산화물, 질화물 및 규화물로 이루어진 그룹으로부터 선택되는 것인 반도체 디바이스.

청구항 3. 제1항에 있어서, 상기 저저항성 금속 또는 합금은 알루미늄 또는 구리의 2원 또는 3원 합금으로 된 것인 반도체 디바이스.

청구항 4. 제3항에 있어서, 상기 저저항성 금속은 Al, Cu를 갖는 알루미늄과 구리의 합금이며, 상기 기판에서 x와 y의 합은 1이고 x 및 y 모두는 0이상이거나 1보다 작은 반도체 디바이스.

청구항 5. 제1항에 있어서, 상기 고용점 금속 또는 합금은 상기 기판에 가까운 위치에서, 보다는 특정 조성물로서 존재하는 상기 금속피막의 상기 표면 근처의 위치에서 살리는 유입량이 많은 반도체 디바이스.

청구항 6. 제1항에 있어서, 상기 금속 피막은 상기 유전체층을 완전히 통과해서 상기 기판과 접촉하는 반도체 디바이스.

청구항 7. 제1항에 있어서, 상기 개구부내부에서 상기 유전체층과 상기 저저항성 금속 또는 합금 사이에 위치하는 고용점 금속 또는 합금의 라이너를 더 포함하는 반도체 디바이스.

청구항 8. 기판과, 상기 유전체층의 표면과 동평면을 이루는 표면으로부터 상기 기판쪽으로 연장하는 상기 유전체층 내의 개구내에 위치하는 금속피막을 포함하며, 상기 금속피막은 상기 개구의 내면상에

위치하는 고용점 금속 또는 합금과 상기 라이너상에 위치하며 고용점 또는 합금 캡(cap)으로 덮힌 저저항성 금속 또는 합금으로 이루어지며, 상기 라이너내의 고용점 금속 또는 합금은 상기 캡의 고용점 금속과는 다른 것을 특징으로 하는 반도체 디바이스.

청구항 9. 제8항에 있어서, 상기 상부 캡과 상기 라이너의 고용점 금속 또는 합금은 티타늄, 텅스텐, 탄탈 및 크롬과 이들의 합금, 전도성 산화물, 절화물 및 규화물로 이루어진 그룹으로부터 선택되는 것인 반도체 디바이스.

청구항 10. 제8항에 있어서, 상기 저저항성 금속 또는 합금은 알루미늄 또는 구리의 2원 또는 3원 합금으로 된 것인 반도체 디바이스.

청구항 11. 제8항에 있어서, 상기 저저항성 금속은 Si, Al, Si를 갖는 알루미늄과 구리의 합금이며, 상기 기판에서 x와 y의 합은 1이고 x 및 y모두는 0이상이거나 1보다 작은 반도체 디바이스.

청구항 12. 제8항에 있어서, 최소한 상기 저저항성 금속 또는 합금의 적어도 일부와 상기 고용점 금속 또는 합금 사이에 위치하는 도전성의 접촉층을 더 포함하는 반도체 디바이스.

청구항 13. 제12항에 있어서, 상기 티타늄, 텅스텐, 크롬, 탄탈 및 이들의 합금들로 이루어진 그룹으로 선택된 것인 반도체 디바이스.

청구항 14. 제13항에 있어서, 상기 접촉층은 티타늄-니트로겐 합금 또는 화합물로 된 것인 디바이스.

청구항 15. 제8항에 있어서, 상기 고용점 금속 또는 합금은 상기 기판에 가까운 위치에서 보다는 특정 조성물로서 존재하는 상기 금속피막의 상기 표면 근처의 위치에서 실리온 유입량이 더 많은 반도체 디바이스.

청구항 16. 제8항에 있어서, 상기 금속피막은 상기 유전체 층을 완전히 통과해서 상기 기판과 접촉하는 반도체 디바이스.

청구항 17. 유전체내의 높은 증발비의 서브마이크론 단위의 호를 또는 도선에 시즌기를 통해서 고용점 금속 또는 합금을 스퍼터링하되, 라이너가 상기 라이너에 차후 침적될 화합물상 침적 금속의 부착을 촉진할수 있는 두께를 갖게할 정도로 산란 침적이 현저하게 되는 압력에서 스퍼터링 하는 단계를 포함하는 것을 특징으로 하는 높은 증발비의 서브마이크론 단위의 호를 또는 도선에 라이너를 형성하는 방법.

청구항 18. 제17항에 있어서, 상기 호를 또는 도선의 증발비가 2 : 1보다 크기 상기 시즌기의 증발비가 1 : 1보다 크며 상기 압력은 1a Torr이상의 방법.

청구항 19. 저항성 침적이 현저하게 되는 압력에서 유전체내의 상기 높은 증발비의 서브마이크론 급의 상기 호를 또는 도선에 시즌기를 통해서 고용점 금속 또는 합금을 스퍼터링 하여 상기 높은 증발비의 서브마이크론 단위의 호를 또는 도선에 제1층을 형성하는 단계와, 산란 침적이 현저하게 되는 압력에서 상기 유전체내의 상기 높은 증발비의 서브마이크론 단위의 상기 호를 또는 도선에 있는 상기 제1층상에 시즌기를 통해서 고용점 금속 또는 합금을 스퍼터링 하는 단계를 포함하는 높은 증발비의 서브마이크론 단위의 호를 또는 도선에 라이너를 형성하는 방법.

청구항 20. 제19항에 있어서, 1a Torr이하의 압력에서 하는 상기 제1스퍼터링 단계와 1a Torr이상의 압력에서 하는 상기 제2스퍼터링 단계에 대해 동일한 시즌기를 이용하는 방법.

청구항 21. 제19항에 있어서, 상기 제2스퍼터링 단계에서 스퍼터링되는 상기 고용점 금속은 구리 및 이것의 합금들의 확산을 방지하도록 선택한 방법.

청구항 22. 기판상에 위치하는 유전체내에 상부와 바닥부를 가지는 계구부를 형성하는 단계와, 상기 유전체의 상부 표면과 상기 계구부의 바닥부에 제1고용점 금속 또는 합금 또는 화합물을 침적하는 단계와, 저저항성 금속 또는 합금을 상기 유전체의 상기 상부표면과 상기 계구부의 바닥부에 제공된 상기 고용점 금속상에 침적하되, 상기 계구부내에서의 침적은 상기 계구부의 상기 상부 아래에 있는 위치까지 행하는 단계와, 상기 유전체의 상기 상부 표면과 상기 계구부의 상기 바닥부에 제공된 상기 고용점 금속 위에 있는 저저항성 금속상에 제2고용점 금속 또는 합금을 침적하는 단계와, 상기 유전체의 상기 상부위의 모든 지점으로부터 상기 제1고용점 금속 또는 합금 또는 화합물, 상기 저저항성 금속 또는 합금 및 상기 제2고용점 금속 또는 합금을 제거하는 단계를 포함함으로써, 상기 저저항성 금속 또는 합금과 이것에 의해 피복된 상기 저저항성 금속 또는 합금을 가지며 상기 유전체와 동일 높이로 평탄화된 금속피막을 포함하는 평탄화된 구조를 제조하는 단계를 포함하는 기판위에 금속피막 도선 및 비아를 만드는 방법.

청구항 23. 제22항에 있어서, 상기 제1고용점 금속 또는 합금 또는 화합물을 침적하는 단계는 시즌 스퍼터링을 이용하며, 상기 계구부의 내부 표면과 상기 유전체의 상기 상부표면 모두에는 이에 잘 부합하는 라이너가 침적되는 방법.

청구항 24. 제23항에 있어서, 상기 시즌 스퍼터링은, 저항성 침적이 현저하게 되는 제1압력에서 상기 계구부에 상기 고용점 금속 또는 합금 또는 화합물의 제1의 얇은 층을 시즌기를 통해 스퍼터링하는 단계와, 산란 침적이 현저하게 되는 제2압력에서 상기 계구부내의 상기 제1얇은층 위에 시즌기를 통해 상기 고용점 금속 또는 합금 또는 화합물의 제2의 얇은층을 스퍼터링 하는 단계를 포함하는 방법.

청구항 25. 제24항에 있어서, 상기 첫번째 스퍼터링 단계에 있어서의 상기 제1압력은 1a Torr이하로 하고 상기 두번째 스퍼터링 단계에 있어서의 상기 제2압력은 1a Torr이상으로 하는 방법.

청구항 26. 제22항에 있어서, 물리기상침적법에 의해 상기 저저항성 금속 또는 합금을 침적하고 화학 기상침적법에 의해 상기 두번째 고용점 금속 또는 합금을 침적하는 상기 단계의 방법.

청구항 27. 제22항에 있어서, 상기 제1고용점 금속 또는 합금을 침적하는 단계는 증착법을 이용함으

방법.

청구항 28. 제22항에 있어서, 상기 제2의 고융점 금속을 첨착하는 단계는 불화텅스텐의 수화규소 환원을 이용한 텅스텐의 화학기상첨착법에 의해 수행되는 방법.

청구항 29. 제22항에 있어서, 상기 제1고융점 금속 또는 합금을 첨착하는 상기 단계 후 그리고 상기 저저항성 금속 또는 합금을 첨착하는 상기 단계 전에 부속 측진홀을 첨착하는 단계를 더 포함하는 방법.

청구항 30. 제22항에 있어서, 상기 제1고융점 금속 또는 합금 또는 화합물, 상기 저저항성 금속 또는 합금 및 상기 제2고융점 금속 또는 합금을 제거하는 단계는 상기 유전체의 상부 표면위의 물질을 반응성 이온 에칭하는 단계를 포함하는 방법.

청구항 31. 제22항에 있어서, 상기 제1고융점 금속 또는 합금 또는 화합물, 상기 저저항성 금속 또는 합금 및 상기 제2고융점 금속 또는 합금을 제거하는 단계를 상기 유전체의 상부 표면위의 물질을 화학적-기계적으로 연마하는 단계를 포함하는 방법.


청구항 32. 제22항에 있어서, 상기 제1고융점 금속 또는 합금 또는 화합물, 상기 저저항성 금속 또는 합금 및 상기 제2고융점 금속 또는 합금을 제거하는 단계는 상기 유전체의 상부 표면위의 물질을 반응성 이온에칭 및 화학적-기계적 연마 단계 모두를 포함하는 방법.

청구항 33. 제22항에 있어서, 상기 제1고융점 금속 또는 합금 또는 화합물, 상기 저저항성 금속 또는 합금 및 상기 제2고융점 금속 또는 합금을 제거하는 단계를 과산화수소 또는 4과산화 수소에 의한 습식 에칭의 단계를 포함하는 방법.


※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

도면


도면2a




도면2b



도면2c



도면2d



도면2e

